美国研究团队表示，已在一座商业晶圆厂制造出首个单晶层堆叠型（monolithic）3D晶片，相较于传统覆晶封装晶片，表现大幅精进，能效可望提升高达1,000倍。
科技媒体Tom\’s Hardware报导，这款3D晶片的原型由史丹福、卡内基美隆（Carnegie Mellon）、宾州大学和麻省理工学院（MIT）工程师开发，与半导体公司天水科技（SkyWater Technology）合作制造。该团队在本月上旬的IEDM 2025大会上发表研究成果。
有别于传统2D设计，这款晶片以单一、连续制程，将记忆体与逻辑晶片直接堆叠。研究人员采低温制程在同一片晶圆上逐层叠加器件层，避免损坏底层电路，最终形成能缩短记忆体单元与运算单元间数据传输路径的高密度垂直互连网络。
原型在天水的八吋晶圆生产线、利用90奈米到130奈米成熟制程制造。该堆叠结构整合传统矽基CMOS逻辑电路、电阻式随机存取记忆体（RRAM）层，以及奈米碳管场效电晶体（CNTFET） ，整体制程的热预算控制在大约摄氏415度以内。团队指出，早期硬体测试显示，在相似的延迟和资源消耗量下，这款晶片的数据吞吐量比2D实作高约四倍。
研究人员模拟更高的堆叠结构发现，当增加记忆体和运算层，在AI类型的工作负载下（如Meta的Llama架构模型），效能可提升多达12倍。团队进一步主张，透过持续扩大垂直整合、而非缩小电晶体尺寸，这个架构最终可望将能耗延迟乘积（Energy Delay Product）这项衡量速度与效率的能效综合指标，提升100至1,000倍。
研究团队强调，尽管学术型实验室过去曾经展示实验性3D晶片，这次有所不同，因为是在商业晶圆厂制造，而非客制化的研究环境。参与这项计划的天水高层认为，这证明了单晶层堆叠型3D晶片可转移至本土制造，而非限于大学的无尘室。 $(document).ready(function () {nstockStoryStockInfo();});